| |
|
|
|
| 知识库 -> 数码 -> 芯片为什么不把体积做大点呢？ -> 正文阅读 |
|
|
[数码]芯片为什么不把体积做大点呢？ |
| [收藏本文] 【下载本文】 |
|
我啥都不懂，不要喷，不懂才来问的，既然雕刻精度7纳米10纳米的很难，为啥不把芯片体积做大点呢？体积大不用那么精细的雕刻行吗？像电脑主板那么大块，做大点… |
|
芯片越大，跨时钟域检查和时钟树结构越复杂，布局布线时出现时钟偏移的可能越高，电磁兼容也越难做。制造上也越复杂，以刻蚀为例，主流十二寸，越在edge的地方profile越可能歪掉，若加大wafer尺寸，等离子体很难均匀轰击wafer表面，同时机台尺寸的增长也导致在fab占地增加，极大影响fab产出。所以要做大可以，但技术上和经济上都有不小的难题，不划算 |
|
目前最大的芯片是cerebras公司设计的WSE-2芯片，专门为图像识别和AI训练制造的，尺寸到达46225mm2。 用了7nm制程工艺，是直接用一整块方形的晶圆刻蚀成的。一片晶圆，只能造一块WSE-2芯片。大小是常见芯片的数百倍，运行功率15KW。一块芯片上集成了2.6万亿个7nm晶体管，封装了850000个内核和40GB内存。 |
|
|
WSE-2芯片和普通芯片的大小对比 感兴趣的可以到他们官网看下：Product - Chip - Cerebras 只能说，真的是一件人类工艺的完美艺术品 ________ 补一张芯片真实大小的对照图 |
|
|
|
|
贵 |
|
这是电容计算公式 从公式可以看出电容的容值受到介质（介电常数），导电横截面，导电极板间距等参数有关 |
|
|
当芯片体积变大时，寄生电容的容值会变大，将会增加RC时间常数\tao RC电路时间常数：τ＝RC RC时间常数变大将会导致晶体管在快速开关时到达门槛电压（门槛电压指的是TTL或者CMOS电平标准中规定的0和1所对应的电压值）的速度变慢，进而影响芯片的运行速度。 这是电阻定律以及其公式，从公式可以看出电阻会受到电阻率，体积和温度的影响 |
|
|
当芯片体积变大时，逻辑门单元之间的布线电阻会变大，进而导致芯片发热量增加，而根据电阻的温度变化曲线来看，温度变高时电阻又会进一步增加，导致恶性循环。 综上所述，芯片体积做小可以降低发热，提升性能，这就是为什么芯片要不断朝着小体积的目标发展的原因。 |
|
远古时代的动物神经信号速度是10米/秒，所以动物体型在1米。比如海蝎子。这个是为了头尾信号同步。 当脊索动物出来，神经有了一层脂肪外层，到了脊椎动物，脊髓更是有骨骼保护。信号速度打到100米/秒级别。所以动物可以达到几十米大小。 cpu定好频率就限制了它最大体积。 |
|
有啊，你看amd做的服务器cpu，毫不夸张有一个成人巴掌那么大，可以当飞盘扔出去砸人。。。之前intel也出过巨大核心的cpu, 其实是可以的，不过，这种玩意功耗和材料都浪费严重，你让人家怎么赚钱呢? |
|
商用的东西，无非就是追求两个目标：性能和成本。做大在这两个方向都是不利的。 性能上，现在大规模集成电路基本是以MOS器件为基础的，MOS晶体管有寄生的电容，在MOS晶体管工作的时候，这些寄生电容会被充放电，学过基本电路知识的人会知道，电容的充放电是需要时间的，当MOS晶体管做大的时候，寄生电容会变大，这个充放电的时间也会变长。所以，这个制约了集成电路的工作频率，也就是你买电脑的时候看的cpu的频率，大家都希望买频率高的，因为速度快。如果底层MOS器件充放电的时间过长，那么电容的充放电就赶不上高频的转换，电路功能就会有问题。 再从成本上来看，集成电路生产过程中，会收到defect或者particle的影响，导致良率降低。也就是那些被微粒掉落到的芯片，就会成为不良品。当芯片面积大的时候，这个芯片成为不良品的概率就高，因为被掉落微粒的机会高。所以芯片面积大，良率就会变低，所以成本会上升。 以上。 |
|
|
Frank 103 次咨询 5.0 4196 次赞同 去咨询 |
|
对现在的高频芯片来说，光速已经有点慢了 做大了光跑的更久 |
|
如果只是“芯片为什么不把体积做大一点”这个问题，那么答案在我看来是比较直接的： 代工厂收费虽然与具体工艺有关，但总体上是按wafer来收费的。换而言之，同等性能下芯片能做的越小，那么每片晶圆能切下来的芯片数量就越多，产品的经济性越好（成本越低）。 这其实也是为什么苹果当年做出来M1 Max和M1 Ultra的时候大家感慨的原因——苹果能够如此奢侈的使用先进制程的晶圆面积，并且真的能把这样的芯片用在同样昂贵的终端产品上并且卖出去。这个能力一点不比IC设计能力逊色。 但是如果是问题描述里的这个“先进制程被卡脖子，能不能用成熟制程替代，把芯片做大一点来解决问题“，那么我想答案就是万能的it depends。 首先要说的是，这个思路并非完全不可行。除了消费电子领域（特别是手机）在先进制程上突飞猛进，比如苹果最新的A17芯片已经基本确定会用上台积电的3nm制程，现实世界里仍然有大量半导体芯片使用的是28nm、45nm甚至更高的成熟制程。 但是先进制程带来的几个优势，比如芯片频率更高、功耗更低，在成熟制程里并不一定能完全被替代。再加上成熟制程由于芯片面积更大，经济性相对更差，综合来看产品侧的劣势就非常明显了。 如果是纯粹市场竞争的场景，比如手机、电脑等消费品，对成本要求很高、同时产品体验上对功耗（想想三星工艺的骁龙888和骁龙8）、元器件体积（手机尤其明显）也有很高要求，这个思路就行不太通。 但是如果是出于其他战略目的（比如扶持国内产业、或者敏感行业必须用国产方案），而且应用场景对于性能、功耗的要求没有那么高，那么这个方案的确是可以成为一个替代选择的。 比如我这个回答的情况221 赞同 · 32 评论回答 实际上，国内现在在做的信创，里面的确有很多采购就是用国产化率相对更高的成熟制程产品，来替代欧美性能更优的产品。这种战略考量下，成本、性能上的差异就没有那么重要了。 |
|
工艺上的 已知：芯片切下来是方形，晶圆使用的一些关键工艺注定了它得是圆的 易得：芯片越小，利用率越高 已知：会有随机瑕疵出现在晶圆上，如果单颗芯片表面出现瑕疵，芯片基本可以视为报废 易得：芯片越小，瑕疵影响范围越小 例如赛灵思为了提高良率，早抢占市场，其使用芯粒技术，把FPGA切开制造，在低制程硅片作为底板连接 部分超大型芯片为了提高良率，有复杂的冗余设计，浪费芯片表面积 Intel，AMD，NVIDIA的芯片都是根据实际情况，进行等级划分，AMD使用芯粒技术降低单die大小，提高良率，在使用多die封装技术 晶体管越小，单管寄生电容越小，越容易上高频，单次开关所需要的能量越少， 为了顺利提高制程，先后诞生了finfet，superfin工艺，把晶体管做出了花，暂时保住了制程进步 |
|
|
目前芯片性能提升的40%全部来源于制程提升，更小的晶体管，更细的引线可以提高频率降低发热，更紧凑的结构时序也可以保证 另外当年14nm+++被骂惨了，用更古老的谁买? 14nm同电路同性能温度和7nm差距极大，用28更夸张 设计方面： 已知：电流流过需要时间，一个电压信号需要以光速行走到目标点 所以部分线路需要设计等长，结构电路需要时钟区域划分，不同区域时钟的延迟 此外还有电磁兼容问题，散热及热阻问题，更长的线带来的延迟问题，高功率对供电和散热系统的考验，设备的续航影响，布线难度，信号完整性…… 高制程带来的晶体管间的距离变长，会给芯片带来极为可观的延迟问题，寄生电容，寄生电感会严重拖慢系统运行速度，单个时钟划分的区域容纳量变小，结构变松散，抗共模干扰变差等问题 另外28nm以下再往下单晶体管价格并没有继续下探，只能以大规模商用分摊开机费用，少量芯片一般使用28nm，成熟可靠 另外，古老的wse2使用了7nm工艺，容纳了2.6万亿个晶体管，23kw功耗 |
|
|
古老的wse2 |
|
|
比电磁炉带劲……散热服务器有沉浸式液冷，用氟化液和换热器换热，那边用液氨压缩机制冷 |
|
浏览了大约20多个回答，不认可绝大多数答案。 提问者的问题是有前置条件的，“既然xxxx，为啥不xxxx。”，明显是需要从技术第一性的角度来回答该问题： 答案是肯定的，可以把芯片做大一点。PPA方面没问题。实现同等功能，功耗不会增大，性能也不会劣化，面积会变大，但是提问者不关心面积。做大一点在工程技术方面可以更容易，说不定还可以带来更多的好处。 而且，现实生活中有很多需要故意把芯片体积做大的场景。芯片并不是越小越好。 大众常规感受到的芯片越来越小，或者严谨地讲，在某一个领域的芯片越做越小的根本原因是应用驱动或者是经济驱动的。 很多东西不能做得太大，芯片大了物体的外形尺寸很可能也随着变大。而这个星球上的人造物品有一个基本原则：需要适应人这个动物形体尺寸以及控制的方便性。比如，手机的尺寸就得方便用手拿，芯片小一些更好。等等，这是应用场景驱动的例子。 经济性驱动的情况大家也可以自己找例子。比如，行业内的人知道，有些芯片用0.25um工艺做完全没有问题，但是由于产业规模效应，只能跟随主流工艺才能实现成本效益的最大化，这样就变成了用110nm甚至55nm的工艺来做了。往前推进工艺其实带来了很多额外的工作量，技术的角度完全没有必要做小。 宏观的角度来讲，达到当前人类物质生活水平和社会结构，完全可以不用硅工艺半导体这一个路径，甚至跟光刻工艺完全无关。但是，既然首先发现了PN结，已经走了这一条路，半道掉头是不可能的。根本原因还是经济原因，或者说是人类社会组织结构的原因。 幸好，光刻工艺已经快到头了。未来3-5年 2nm必定量产。然后我们会找一条新的路径。也就是说：芯片不能再越来越小了。为什么不把芯片做大一点呢？完美回归提问者的问题。 千万不能认为现状是理所当然的，从而扼杀了新进入者的创造性。天底下不止一条道。 |
|
嗯，原因有很多，功耗啦，良品率啦，电磁干扰啦………我来说个有意思的点吧：光速有限，导致的时钟偏移。 光速为3x10^8米/秒。 现代CPU的主频为5GHz。也就是说单个时钟周期长度为1÷（5x10^9）=2×10^（-10）秒。 这段时间内，电信号（光速）走过的路程为2×3×10^（-2）米，也就是6厘米。 所以在一块主频为5GHz的芯片上，间隔为6cm的两个部分，在同一时刻，处于两个不同的周期内。 （有点类似与时差，美国9月11号时，中国日期是9月12号） 因此，对于体积越大的芯片，时钟速度就不能调的太高，否则上面说的“时差”会变得更明显，而时钟速度低了，芯片的计算能力也就低了。 但对于小的芯片，由于量子隧穿效应，上面的晶体管数量就有限，计算能力就也被限制了。 如何？是否有种被高维文明用“低光速”锁死了科技的恐惧感？ 当然，实际应用中工程师们可以通过全局时钟网络和人为添加延迟，来消除或减轻这种“时差”的影响。但体积越大，这种“时差”就越明显，所以，控制芯片大小 来减弱时差的影响，就是主流方案。 |
|
已知晶圆是圆的 芯片基本上是方的 你做的越大，浪费越严重造成的价格越高，再加上一个基本固定的成功率，后期去检测，一板坏一个都是心头肉 公司不是这么开的，产品不是这么去设计的 除非有什么无法处理的需求，芯片被迫做大，提高价格 |
|
半导体厂商Cerabras Systems曾展示了一款世界上最大的芯片——WSE（Wafer Scale Engine），该芯片被Cerabras用来和美国能源部合作生产“CS-1”AI服务器系统，单颗售价在200万左右。 |
|
|
|
|
|
芯片体积的大小是可以做大的，但是会有很多的问题。芯片体积的大小在设计时需要考虑诸多的因素，尽管将芯片体积做大可能会带来一定的优势，但这并不是一个简单的解决方案。以下是一些影响芯片体积选择的关键因素： 1. 性能：随着晶体管尺寸的缩小，集成电路的性能得到了显著提升。更小的晶体管可以在更低的电压下工作，从而降低功耗。此外，更小的晶体管意味着信号传输距离缩短，因此传输延迟也会减小，从而提高芯片的运行速度。将芯片体积做大可能会导致信号传输延迟增加，从而降低性能。 2. 功耗：如果将芯片体积做大，可能会增加功耗。晶体管的尺寸越小，漏电流就越小，功耗也越低。相反，更大的芯片可能无法实现同样的功耗优势。 3. 散热：随着芯片的体积增大，散热问题可能会变得更严重。因为体积更大的芯片可能会产生更多的热量，而散热系统的设计将变得更加复杂和昂贵。 4. 成本：晶圆的生产成本会随着晶片面积的增加而增加，同时，大型芯片的缺陷率也可能会更高，导致良品率下降。 5. 技术限制：尽管目前的半导体工艺在制程尺寸上已经取得了非常大的突破，但在制造更大尺寸芯片的过程中仍然存在许多技术挑战。例如，晶片的互连复杂度可能会随着尺寸的增加而增加，这会导致设计和验证过程变得更加困难。 目前来看，现代电子产品对芯片的要求基本上都是越小的空间实现更多的功能。除特定应用下一般不会有人这么做。 |
|
体积意义不大，因为考虑的散热，布线问题，大部分芯片的电路是很薄的片状物，当然现在功耗比较低的闪存芯片可以使用多层，但实际上也是薄片。 所以体积意义不大，有意义的是面积。 |
|
|
|
|
|
我之前也思考过类似问题，想利用晶圆中心高良率位置生产大芯片，周围生产小的，这样总良率可以提升。 一块晶圆上可以生产不同芯片吗？?www.zhihu.com/question/568018481/answer/2768741902?utm_campaign=&utm_medium=social&utm_oi=683206044646379520&utm_psn=1691125601652592640&utm_source=zhihu |
|
|
通过评论学到一个小知识，就是光刻机的最大曝光区域： 先进步进-扫描式光刻机所能支持的最大曝光区域(exposure field)面积是26mm×33mm； 步进式光刻机(stepper)的曝光区域只有22mm×22mm。 所以最大面积就是26*33=858，一般只有英伟达的最高端GPU，英特尔和IBM的服务器芯片才会接近这个尺寸，更大的芯片得改光刻机。 芯片成本∝面积㎡，这意味着随着面积提升，芯片成本是急剧上升的。 我最近也在思考一些关于芯片的问题，性能是芯片的第一评价标准吗？ 个人觉得不是，能效和面积效率更关键。 能效提现在性能功耗曲线上，考验的是供电与散热，是实际使用中的成本。 只看性能，最强的依然是英特尔的酷睿，但从zen2开始，AMD就在不断蚕食英特尔的市场了。 |
|
|
|
|
这要看什么地方的，台式机就不会用手机那种几NM的芯片，军工芯片更是老笨粗，稳定才是第一要素 |
|
翻完了所有回答，都没有回答到点上。因为reticle size limit，这是光刻机光罩的极限。 |
|
|
|
|
芯片的性能运算能力和芯片内部包含的集成电路有关，越是复杂的芯片包含的集成电路就越多。 如果不在工艺上提升，那么芯片的面积和体积就会随着摩尔定律一样，每隔18个月增加一倍。 在单位能耗不变的情况下，面积越大的芯片的功耗也会似乎认为同样增加一倍，更重要的是，生产芯片的硅片基片就是一定的，一块基片上能切割出的芯片数和芯片的面积是反比。所以芯片面积越大，生产芯片的成本会越高，同时芯片的能耗也会越大。 现在能耗问题可以通过不断进步的工艺来抵销，成本问题就是最大的拦路虎了，也有那种财大气粗的企业，别的先不论，就是有钱，所以苹果公司才能生产出M系列的芯片，还有多芯片复合的pro版本和Ultra版本的M芯片。 |
|
已经在往体积的路子上走了 现在3d堆叠已经在memory上广泛应用，soc也开始进到2.5D封装工艺。 |
|
专用芯片根据需要，很多个头本身就很大。 但在手机和普通笔记本上则不是这么考虑的，因为影响用户体验的往往是单核极限性能，而不是多核跑分性能。而想提高单核性能，目前最有效的方法就是利用最先进的制程。 所以使用最新的制程，固然有功率等一系列的考虑，但第一优先的还是单核性能，单核性能基本能决定用户在大部分场景下的使用体验。 |
|
对于芯片来说，增加体积并不一定是更好的选择，因为芯片体积的增大也会带来一系列问题。 首先，随着体积的增大，芯片的制造难度也会增加，需要更高的制造成本和更高的技术水平。这可能会导致芯片价格的上升和生产周期的延长。 其次，增加体积还会导致散热问题，因为更大的芯片需要更多的散热能力才能保持稳定运行。这可能需要更大的散热器、更多的风扇或其他散热技术，这些都会增加成本和体积。 此外，随着芯片体积的增大，它们的能耗也会增加。这意味着需要更大的电源和更好的电源管理，否则芯片可能会过热或者在运行时出现稳定性问题。 最后，对于移动设备或其他空间受限的场合，增加芯片体积可能会限制产品的设计空间，并且增加设备的重量和体积。 因此，芯片制造商通常会努力在保持较小尺寸的前提下，提高芯片性能和功耗效率，而不是仅仅通过增加体积来提高性能。当然，对于某些应用场景来说，大体积的芯片可能会更有优势，比如需要更高的计算性能、更大的存储容量或更复杂的电路设计。但是，在普遍的情况下，小体积的芯片更能满足市场需求和制造成本的要求。 |
|
成本太高 |
|
已经做大了，以前CPU是正方形的，现在下面长出来那一截就是做大了的。 |
|
|
2024年附： 这个够大了，整个晶圆做芯片。 |
|
|
|
|
可以做大的单cpu，但是成本上不合算。你要高性能也可以在系统级放更多的芯片来实现啊，而且这样实现起来要简单可靠低成本的多。 |
|
如果错误请无情指正 GTX4090，5nm，450W，如果用28nm，换算一下，芯片面积增加31倍，假设这么大面积的芯片我们可以做出来，需要功率14kW，谁家电表能带动？想象一下你玩游戏的时候旁边摆上10台电暖气，这还没有说CPU以及供电电源的散热。 |
|
你在说的是不是：军工芯片 这玩意就是100+纳米的，大老粗一个，皮实得一批，但体积也非常巨大 另外严格来说，最早的芯片应该是一堆电子管，那体积更加大，没记错的话最早的电脑要占满整个房间，运算速度还不如现在大街上10块钱一个的计算机 |
|
一块300mm直径的晶圆，16nm工艺可以做出100块芯片，10nm工艺可以做出210块芯片，于是价格就便宜了一半，在市场上就能死死摁住竞争对手，赚了钱又可以做更多研发，差距就这么拉开了。 你如果有把芯片做得更小的技术，还不赶紧搞钱？ 说个题外话，中国军用芯片基本实现了自给自足，而且性能杠杠的，因为军用不计较钱嘛！可以把芯片做的大大的（因为大的才耐用啊）。另外，越大的硅片遇到杂质的概率越大，所以芯片越大良品率越低。总的来说，大芯片的成本远远高于小芯片，不过对军方来说，这都不叫事儿。 除了成本之外，大芯片的布线比小芯片更长，所以延时也更明显，驱动电流也大很多，由此导致整体设计更臃肿，性能上还是会吃亏。反正，小芯片就是比大芯片好用。 |
|
|
有那么一天，有人用18000只电子管，6000个开关，7000只电阻，10000只电容，50万条线组成了一个超级复杂的电路，诞生了人类第一台计算机，重达30吨，运算能力5000次/秒，还不及现在手持计算器的十分之一。不知道当时的工程师为了安装这堆电路，脑子抽筋了多少回。 |
|
|
接下来的思路就简单了，如何把这30吨东西，集成到指甲那么大的地方上呢？这就是芯片。 芯片加工精度已经到了7nm，虽然三星吹牛说要烧到3nm，可那又如何？你还能继续烧吗？1nm差不多就是几个原子而已，量子效应非常显著，作为基石的能带理论就不好使了，半导体行业就得在这儿歇菜。 |
|
|
烧钱也好，烧时间也罢，烧到尽头就是理论物理。基础科学除了烧钱烧时间，还得烧人，烧的异常惨烈，100个高智商，99个都是垫脚石！工程师可以半道出家，但物理学家必须科班出身。 不能光折腾电子了，为了把中微子也用起来，咱赶紧忽悠，哎，不对，是呼吁更多孩子学基础科学吧！ |
|
更大的体积意味着更大的功耗。 更大的功耗意味着服务器集群更多的地皮费和电费支出、手机更大的电池更短的续航、台式机更大的散热和噪音。 而芯片的顾客不喜欢让上面那些玩意更大更多。 |
|
把晶圆当成一张A4纸， 大小是固定的。 字写得越多价值越高， 那当然是字写得越小越好， 一张纸只写一个字不是不可以， 但是经济上没有竞争力 |
|
假设一块晶圆面积为100个单位，成本为100元，那么在一个面积单位80%良率的情况下，一个面积为一个单位的芯片成本为100/(100*80%)=1.25元 一个面积为两个单位的芯片成本为 100 / (80% * 80% * 50)= 3.125元 随着单个芯片面积增大，芯片的实际成本是指数级别增长的 |
|
|
| [收藏本文] 【下载本文】 |
| 上一篇文章 下一篇文章 查看所有文章 |
|
|
|
|
娱乐生活:
电影票房
娱乐圈
娱乐
弱智
火研
中华城市
印度
仙家
六爻
佛门
风水
古钱币交流专用
钓鱼
双色球
航空母舰
网球
乒乓球
中国女排
足球
nba
中超
跑步
象棋
体操
戒色
上海男科
80后
足球: 曼城 利物浦队 托特纳姆热刺 皇家马德里 尤文图斯 罗马 拉齐奥 米兰 里昂 巴黎圣日尔曼 曼联 |
| 网站联系: qq:121756557 email:121756557@qq.com 知识库 |